您好、欢迎来到现金彩票网!
当前位置:迪士尼彩乐园 > 概率并行算法 >

采用FPGA器件实现并行侦测多路可变长编码

发布时间:2019-04-25 23:47 来源:未知 编辑:admin

  可变长编码(VLC)是一种无损熵编码,它广泛应用于多媒体信息处理等诸多领域。在H.261/263、MPEG1/2/3等国际标准中,VLC占有重要地位。VLC的基本思想是对一组出现概率各不相同的信源符号,采用不同长度的码字表示,对出现概率高的信源符号采用短码字,对出现概率低的信源符号采用长码字。Huffman编码是一种典型的VLC,其编码码字的平均码长非常接近于数据压缩的理论极限熵。

  可变长解码(VLD)是VLC的逆过程,它从一组连续的码流中提取出可变长码字,并将之转换为对应的信源符号。由于在VLC过程中,码字之间通常不会加入任何分隔标识,这就造成了在解码过程中识别码字的困难。因此,在VLD过程中,变长码字必须逐一识别,只有码流中居前的码字被识别之后,才能定位后序码字的起始位置,这一点在很大程度上限制了VLD运行的效率。

  本文讨论一种新型的VLD解码结构,它通过并行侦测多路码字,将Buffer中的多个可变长码一次读出,这将极大地提高VLD的吞吐量和执行效率。然后采用FPGA对这种并行VLD算法的结构进行验证,最终得出相应结论。

  由于码流中的可变长码之间具有前向依赖性,因此如何确定可变长码码字在连续码流中的起始位置是VLD的关键所在。传统的VLD解码方案主要为位串行解码方案和位并行解码方案两种。

  在位串行解码方案中,码流逐位送入解码器,解码器通过逐位匹配实现可变长码的解码。这种过程实质上是一种建造Huffman树的反过程,从根节点出发,直至叶子节点为止。由于这种方式采用逐位操作方式,而可变长码的码长又各不相同,使得码字识别所需的运行周期也不相同。在解码长较短的码字时,其解码速度较快,而在解码长较长的码字时,其解码速度较慢。显然,位串行解码方案效率相对较低,解码速度因码字长度不同而不同,无法满足某些对实时性要求较高的应用场合。

  针对位串行解码方案的不足,多种位并行解码方案被提出。位并行解码方案采用并行方式工作,通过对可变长码的码字进行排序(Ordering)、分割(Partitioning)和簇化(Clustering),采用基于逻辑块的匹配模式中其它树的匹配模式来实现。并行解码方案大大提高了可变长码的解码效率,而且可以确何每个运行周期输出一个解码码字,实现稳定的解码输出。在高级的位并行解码方案中,还可以将解码过程分解为若干阶段,引入流水线操作,进一步提高解码效率。

  在传统的VLD解码方案的基础之上,采用并行操作方式,增加硬件资源和相应的控制逻辑,可实现一个运行周期输出多个解码码字,使可变长码的解码效率进一步得到提高。

  由于可变长码长度不同,在解码过程中码字存在前向依赖性。如果采用多路并行操作方式,在所有可能成为可变长码码字的起始位置同时进行预测,然后通过后续控制筛选出合法的码字,就可以对多个可变长码实现同时解码。这就是多符号可变长并行解码方案的基本思想。

  具体说明如下:假设某个信源符号集有K个符号,K个符号所对应的变长码字用Ck=(cok,,cimk-1)ckl{0,1},k=0,,k-1表示,这些变长码的长度为集合L,其中最长的码长用ln表示,最短的码长用l1表示;具有相同码长的码字最多为dmax个。现采用分页方式重新组织这些可变长码,将具有相同码长的码字存入一个页内,那么易知一个页内最多可能拥有dmax个码字。为了识别一个页内的不同码字,还需要引入页内偏移量,然后采用线性结构将这些页面重新组合。

  对于存储在Buffer中的等待解码的数据码流X,用滑动窗口从中截取前N位,这里的N应当大于或等于可变长码中最长码字的码长,即Nln。由于可变长码最短的码长为l1,因此在这N位码流中,最多可包含M=[N/l1]个可变长码。为了表示方便,这里用Wi(i=0,1,,M-1)表示这M个可变长码。

  虽然,对于W0,其起始位置必然为0;如果W0的码长为L0,那么W1的起始位置则为L0;如果W1的码长为L1,那么W2的起始位置为L0+L1,依此类推。由于在解码开始时,L0的取值无法明确,其可能取值范围是l1L0Ln,因此每个Wi的可能起始位置分别由一组值组成。

  为了实现并行解码,采用多个可变长码检测单元从所有可能的起始位置同时侦测,一旦W0的码长L0被侦测出,就可以从所有已解码的可能的变长码中找出W1,并确定W1的码长L1,由此W2的起始位置也就得以确定。依此类推,最多可逐次将Wi(i=0,1,,M-1)个变长码解出。

  每个Wi的解码过程只比Wi-1的解码过程多一个加法操作的延迟,相对于变长码的识别,加法操作的延迟非常的小。当然,如果滑动窗口N的取值过大,每个Wi之间的加法操作的延迟将累加,这将降低解码的整体效率。因此对于滑动窗口N的选择,需要结合实际应用中可变长码编码的特点来权衡。

  设某个待解码流为B={011001111,}。这里采用长度N=12的滑动窗口进行码流提取,由于变长码的长度从2~8不等,因此每个运动周期至少可以解码出1个码字,最多可解码出6个码字,这6个变长码字可能的起始位置分别为W0:{0};W1:{2,3,4,5,6,7,8};W2:{4,5,6,7,8,9,10};W3:{6,7,8,9,10};W4:{8,9,10};W5:{10}。

  综合起来,可能成为该可变长码起始位置的集合为{0,2,3,4,5,6,7,8,9,10},因此在应用上共需要10个可变长码检测单元并行执行。

  多码字并行解码方法实现的关键在于解码过程的并行性,采用硬件方案实现起来并不难。上例中10个可变长码检测单元可采用经典的位并行解码方案实现,因为位并行解码方案能够保证不同长度码字的输出时间基本相同,为其后的操作带来便利。在本文中,采用基于查找表的方式来实现。

  码字检测单元所检测到的可变长码的码长及页内偏移量(这里采用码字的最右位作为页内偏移量),在识别过程中可能存在没有任何有效码字的情况。为此,增加了一位有效状态位,作为输出是否有效的标志。变长码检测单元CD的结构框图如图1所示。

  由于前一个有效码字Wi-1的码长控制着码字Wi的选取,而对应Wi-1的检测单元Cdi-1输出了Wi-1的码长,因此在实现上可以采用将Cdi-1的输出作为有效码字Wi选取的控制位,它通过控制一个多路选择器MUX,从所有对应可能是Wi起始位置的CD输出中选取有效的输出作为有效码字Wi。在有效字Wi被成功识别后,需要将其码长即Cdi的输出与Cdi-1的输出相加,作为有效码字选择的控制。这些功能通过一个复合的多路复用器-加法器MA实现,多路复用器-加法器MA的结构如图2所示。

  在所有有效码字的起始位置被识别后,根据对应CD单元的输出,即码长信息和页内偏移量,可以通过查表将对应的码长数据转换成相应的信源符号或存储相应信源符号的地址。这些功能由信号转换单元SYMBOL完成。

  为了验证这种这种结构,采用FPGA器件实现它,选择的是一片Xilinx xc2s400e-6ft256器件,其规模为145000门。在这里,采用VHDL语言进行RTL级描述,利用XST进行综合,并在ModelSim5.8中进行仿真。结果验证正确,其仿线所示。

  正点原子推出的“开拓者“、”新起点”两款FPGA开发板功能强大,配有教科书级的文档教程;配套的视频分为工具篇

  从8048 开始,“单片机”即成为广受欢迎的代名词,而8051 更成为机电、电子相关专业必学的内容,....

  那些热衷竞争实施机器学习的公司现在惊讶地发现,其实,实施一些算法使机器变得对某一数据或问题更加智能并....

  任何新技术都包含一定的不确定性和商业风险,然而,就物联网而言,许多风险被夸大或歪曲。尽管物联网愿景需....

  白皮书指出,目前全球工业互联网平台总体市场高速增长。2017年全球工业互联网平台市场规模为25.7亿....

  人工智能风头正盛,无论你是支持还是怀疑,AI对这个时代的影响都已逐渐渗透到各行各业当中,哪怕身处非互....

  物联网(IoT)正处于炒作期,似乎每个参与者都在忙于规划IoT未来的发展愿景。当然,他们口中谈论最多....

  仅仅两周后,随着三星推出其基于赛灵思技术的 SmartSSD,这一势头继续发展。SmartSSD 直....

  基于FPGA的多路PWM输出接口设计仿线引言 在许多嵌入式系统的实际应用中,需要扩展FP-GA(现场可编程门阵列)模块,将CPU实现有困难或实现效率低的部分用F...

  在FPGA系统中,实现对外部A/D数据采集电路的控制接口逻辑,由于其逻辑功能不是很复杂,因此可采用自定义的方式。采用这种方...

  哪位高手能指点下如何将FPGA接受的串口数据写入内部ram,需要的时候在读取出来? 小弟刚自学fpga,折腾一周未果。fpga用的E...

  FPGA按下图做的菊花链的电路连接,FPGA为spartan3E XC2S250E,PROM为18v02,但下载时initialize chain识别不到...

  本文档的主要内容详细介绍的是FPGA驱动的储存模块的使用教程免费下载。

  身处数据洪流的时代,这不仅意味着数据量的爆炸式增长,更体现在数据形态和格式正发生着革命性的变化,数据....

  随着互联网红利逐渐消失,物联网在整体科技发展潮流中顺势而行,成为被普遍看好的新一代产业发展方向。

  在将诸如DSP与FPGA接口连接的同时,我们如何知道何时使用缓冲IC? 在DSP和FPGA数据表中查看哪些参数来决定是否...

  Modelsim6.0 使用教程,介绍FPGA仿真软件modelsim的使用。 ...

  我使用FPGA + FX3+ SLAVEFIFO测试传输数据到PC的速度。 但是速度是6Mb/s,所以速度慢,固件使用SLaveFiF...

  嗨,ZYNQ APSOC中是否存在类似CCLK的等效引脚,因为它存在于其他7个FPGA系列中。 谢谢& 问候, 阿努拉...

  2004年,Altera 正式推出了Nios II系列32位RISC嵌入式处理器。Nios II系列....

  Quartus II design 是最高级和复杂的,用于system-on-a-programma....

  Altera和赛灵思20年来都在FPGA这个窄众市场激烈的竞争者,然而Peter Larson基于对....

  AI(人工智能)俨然是近年全球科技产业最重要的热门词汇,作为生产AI创新核心芯片的供货商们,自然也不....

  “深化大数据、人工智能等研发应用,培育新一代信息技术、高端装备、生物医药、新能源汽车、新材料等新兴产....

  本文档的主要人详细介绍的是FPGA基础知识培训教程免费下载包括了:1.什么是FPGA ,2.Acte....

  详细讲解单项交流异步马达工作原理,如何产生旋转的正圆气隙磁场,鼠笼式马达概念。详细讲解如何实现相位移....

  人工智能的三大发展要素已经是老生常谈了。算法、算力和数据对机器学习的重要性和声望不亚于“谦哥”的喝酒....

  我们这本书本身也不准备从学术的角度给统计和概率做严格的区分,在平时工作中我们用的统计大多为计数功能,....

  FPGA在先进工艺路上的狂飚猛进带来了如影随形的挑战:一方面,进入20nm和14nm阶段后,不光是F....

  目前,尽管现实中的大教堂已经无法恢复,但被数字化的“巴黎圣母院”仍然精确地留存在人类世界。而通过这一....

  Cygnus超算成为第一台进入超算top500榜单的GPU、FPGA混合加速超级计算机

  尽管“双加速硬件”的设定很新潮,但其实Cygnus并不是试验机。其组建的主要用途是为宇宙学、粒子物理....

  随着公众安全意识的增强,以消防机器人、防爆巡检机器人为代表的特种机器人应用越来越多。在全国各地的消防....

  近年来,无人机的发展受到了世界各国的广泛关注,不管是美国等西方发达国家,还是中国等发展中国家,都在积....

  2015年,Intel斥资167亿美元收购了FPGA市场巨头Altera,和赛灵思正面对决,最近还推....

  Stratix®系列、Cyclone™系列、Apex™II、Apex 20K(包括Apex 20KE....

  本文档的主要内容详细介绍的是Altium designe教程的23个资料大集合免费下载包括了:11.....

  信息 MC74HC238A的引脚排列与LS238完全相同。器件输入与标准CMOS输出兼容;通过上拉电阻,它们与LSTTL输出兼容。 HC238A将三位地址解码为八个有效高电平输出之一。该器件具有三个片选输入,两个低电平有效和一个高电平有效,便于解复用,级联和芯片选择功能。通过使用地址输入来选择所需的设备输出来完成解复用功能。其中一个芯片选择用作数据输入,而其他芯片选择保持其有效状态。 输出驱动能力:10 LSTTL负载 直接输出到CMOS,NMOS和TTL 工作电压范围:2.0至6.0 V 低输入电流:1.0μA CMOS器件的高抗噪性能 符合JEDEC定义的​​要求 标准编号7A 芯片复杂性:100个FET或29个等效门 这些是无铅器件...

  信息 MC14555B和MC14556B由互补MOS(CMOS)增强模式器件构成。每个解码器/解复用器有两个选择输入(A和B),一个低电平有效输入(E)和四个互斥输出(Q0,Q1,Q2,Q3)。 MC14555B使所选输出进入“高”状态,MC14556B使所选输出进入“低”状态。通过使用其他MC14555B或MC14556B器件,可以实现扩展解码,如二进制到十六进制(16进制)等。应用包括代码转换,地址解码,存储器选择控制和解复用(使用在数字数据传输系统中启用输入作为数据输入。 所有输入上的二极管保护 高电平有效或低电平有效输出 可扩展 电源电压范围= 3.0 Vdc至18 Vdc 所有缓冲输出 能够在额定温度下驱动两个低功耗TTL负载或一个低功耗肖特基TTL负载范围 无铅封装可用 电路图、引脚图和封装图...

  信息 MC14555B和MC14556B由互补MOS(CMOS)增强模式器件构成。每个解码器/解复用器有两个选择输入(A和B),一个低电平有效输入(E)和四个互斥输出(Q0,Q1,Q2,Q3)。 MC14555B使所选输出进入“高”状态,MC14556B使所选输出进入“低”状态。通过使用其他MC14555B或MC14556B器件,可以实现扩展解码,如二进制到十六进制(16进制)等。应用包括代码转换,地址解码,存储器选择控制和解复用(使用在数字数据传输系统中启用输入作为数据输入。 所有输入上的二极管保护 高电平有效或低电平有效输出 可扩展 电源电压范围= 3.0 Vdc至18 Vdc 所有缓冲输出 能够在额定温度下驱动两个低功耗TTL负载或一个低功耗肖特基TTL负载范围 无铅封装可用 电路图、引脚图和封装图...

  信息 MC14511B BCD-to-7段锁存器/解码器/驱动器由单个单片结构中的互补MOS(CMOS)增强模式器件和NPN双极性输出驱动器构成。该电路提供4位存储锁存器,8421 BCD至7段解码器和输出驱动能力。灯测试(LTbar),消隐(BIbar)和锁存使能(LE)输入分别用于测试显示,关闭或脉冲调制显示器的亮度,以及存储BCD码。它可以直接或间接地与七段发光二极管(LED),白炽灯,荧光灯,气体放电或液晶读数器一起使用。 应用包括仪器(例如,计数器,DVM等)显示驱动器,计算机/计算器显示驱动器,驾驶舱显示驱动器以及各种时钟,手表和定时器用途。 低逻辑电路功耗 高电流源输出(最高25 mA) 代码锁存器 消隐输入 灯测试规定 读取所有非法输入组合的消隐 灯泡强度调制能力 时间共享(多路复用)设施 电源电压范围= 3.0 V至18 V 能够在额定温度范围内驱动两个低功耗TTL负载,一个低功耗肖特基TTL负载或两个HTL负载 芯片复杂性:216个FET或54个等效电路盖茨 所有输入上的三重二极管保护 这些器件采用无铅封装。此处的规格适用于标准和无铅器件。有关具体的无铅可订购部件号,请访问我们的网站,或联系您当地的安森美半...

  信息 MC14028B解码器的构造使得四个输入上的8421 BCD码提供十进制(十分之一)解码输出,而一个3位二进制输入提供解码的八进制(八分之一)代码输出,D强制为逻辑“0”。通过使用其他MC14028B器件,可以实现扩展解码,例如二进制到十六进制(十六分之一)等。该器件可用于代码转换,地址解码,存储器选择控制,解复用或读出解码。 所有输入端的二极管保护 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功耗肖特基TTL负载 正逻辑设计 所有非法输入的低输出组合 与CD4028B类似。 无铅封装可用 电路图、引脚图和封装图...

  信息NC7SZ19是一款带共用输出使能的1:2解码器。 该器件采用先进的CMOS技术制造,实现了超高速度和高输出驱动,同时能在很宽的V工作范围内保持较低的静态功耗。 该器件额定工作范围为1.65V至5.5V V。 当V为0V时,输出和输出处于高阻抗状态。 输入容差电压最高可达5.5 V,且与VCC工作范围无关。 节省空间的SC70 6引线表面贴装封装 超小型MicroPak™ 无引线封装 超高速: V = 5V时,50pF内的t = 2.7 ns(典型值) 宽V工作范围:1.65V到5.5V 掉电高阻抗输入/输出 耐过压输入促进5V至3V的转换 专利噪声/电磁干扰(EMI)消减电路已实施...

  信息NC7SV19是一款1:2解码器/解复用器,属于飞兆TinyLogic®中的超低功耗A (ULP-A)系列。 ULP-A是要求极高速度、高驱动和低功耗的应用的理想选择。 此产品设计用于宽低电压工作范围(0.9V到3.6V的V),适合驱动和速度要求高于TinyLogic ULP系列的应用,但仍具有同级最佳的低功耗运行特点。 NC7SV19专为优化功耗和速度而设计,采用先进的CMOS技术制造,在实现高速运行的同时又能保持较低的CMOS功耗。 0.9V至3.6V V电源操作范围 V为0.9 V至3.6 V时,耐过压I/O为3.6 V 极高速度t1.5 ns(典型值),2.7V到3.6V V2.0 ns(典型值),2.3V到2.7V V3.0 ns(典型值),1.65V到1.95V V4.0 ns(典型值),1.4V到1.6V V8.0 ns(典型值),1.1V到1.3V V16.0 ns(典型值),0.9V V 断电高阻抗输入和输出 高静态驱动(I/I)±24 mA @ 3.00V V±18 mA @ 2.30V V±6 mA @ 1.65V V±4 mA @ 1.4V V±2 mA @ 1.1V V±0.1 mA @ 0.9V V 使用专有Quiet Series™ 噪声/电磁干扰(EMI)消减电路 超小型MicroPak™ 无引线封装 超低动态功率...

  信息NC7SP19是一款单通道1:2解码器/解复用器,属于飞兆TinyLogic®中的超低功耗(ULP)系列。 适用于电池使用寿命至关重要的应用,此产品专为0.9V至3.6V V的V工作范围内的超低功耗而设计。 内部电路由最小量的反相器层级组成(包括输出缓冲器),以实现超低静态和动态功率。 NC7SP19(适合于较低的驱动需求)设计独特,可优化功率和速度,而且是采用先进的CMOS技术制造,以实现同类最佳的高速操作,同时保持极低的CMOS功耗。 0.9V至3.6V V电源操作范围 V为0.9 V至3.6 V时,耐过压I/O为3.6 V t 3.0 ns(典型值),3.0 V至3.6 V V4.0 ns(典型值),2.3 V至2.7 V V5.0 ns(典型值),1.65 V至1.95 V V7.0 ns(典型值),1.40 V至1.60 V V11.0 ns(典型值),1.10 V至1.30 V V30.0 ns(典型值),0.90V V 断电高阻抗输入和输出 静态驱动(I/I)3.00V V时±2.6 mA、2.30V V时,±2.1 mA、1.65V V时±1.5 mA、1.40V V±1.0 mA、1.10V V时±0.5 mA、0.9V V时±20 µA 使用专有Quiet Series™ 噪声/电磁干扰(EMI)消减电路 超小型MicroPak™ 无引线封装 超低动态功率...

  信息VHCT138A是采用硅栅极CMOS技术制造的先进的高速CMOS 3:8解码器。 它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。 当设备启动后,3个二进制位的选择输入(A、A和A)决定哪一个输出(O#-O#)将转为低电平。 当使能输入E保持低电平或者E#或E#保持高电平时,解码功能被禁用且所有输出转为高电平。 提供E、E#和E#输入以简化串联连接和作为存储器系统的一个地址解码器。 保护电路确保不管电源电压如何,0V至7V可施加到输入引脚,输出引脚V= 0V。 这些电路可防止器件由于电源和输入/输出电压不匹配而受损。 此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 高速: V = 5V时,t = 7.6 ns(典型值) 低功耗: T = 25°C时,I = 2 µA(最大值) 所有输入和输出上都提供掉电保护 引脚和功能与74HCT138兼容...

  信息VHC138是采用硅栅极CMOS技术制造的先进的高速CMOS 3输入“或非”门。 它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。 当设备启动后,3个二进制位的选择输入(A、A和A)决定哪一个输出(O#-O#)将转为低电平。 当使能输入E保持低电平或者E#或E#保持高电平时,解码功能被禁用且所有输出转为高电平。 提供E、E#和E#输入以简化串联连接和作为存储器系统的一个地址解码器。 输入保护电路确保0V至7V可应用于输入引脚,无需考虑电源电压。 此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 此电路可防止器件因电源和输入电压不匹配而受损。 高速: T = 25°C时,t = 5.7 ns(典型值) 低功耗: T = 25°C时,I = 2 µA(最大值) 高抗噪能力: V = V = 28% V(最小值) 所有输入上都提供掉电保护 引脚和功能与74HC138兼容...

  信息VHC139是采用硅栅极CMOS技术制造的先进的高速CMOS双通道 2:4解码器/解多路复用器。 它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。 有源低电平使能输入能用于门控或用作解多路复用器的数据输入。 当使能输入保持为高电平时,所有四个输出均固定为高电平,与其他输入无关。 输入保护电路确保0V至7V可应用于输入引脚,无需考虑电源电压。 此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 此电路可防止器件因电源和输入电压不匹配而受损。 高速: T = 25°C时,t = 5.0 ns(典型值) 低功耗: T = 25°C时,I = 2 µA(最大值) 高抗噪能力: V = V = 28% V(最小值) 所有输入上都提供掉电保护 引脚和功能与74HC139兼容...

  信息LVX138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个LVX138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个LVX138器件和一个反相器并行扩展至1:32解码器。 输入电平从5V转换为3V 非常适合低功率/低噪声3.3V应用 保证同步开关噪声电平和动态阈值性能

  信息LCX138是一款高速1:8解码器/解复用器。 此器件特别适合高速存储器芯片选择地址解码。 只需使用三个LCX138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个LCX138器件和一个反相器并行扩展至1:32解码器。 74LCX138采用先进的CMOS技术制造,以在实现高速运行的同时保持CMOS低功耗。 5V容许输入电压 提供2.3V到3.6V V规格 6.0 ns t最大值(V = 3.3V),10 µA I最大值 掉电高阻抗输入和输出 ±24 mA输出驱动(V = 3.0V) 实施专利噪声/电磁干扰(EMI)消减电路 闩锁性能超过500 mA 静电放电(ESD)性能: 人体模型

  2000V 机械模型

  信息AC/ACT139是一款高速双通道1:4解码器/解复用器。 该器件包含两个独立解码器,每个解码器接受两个输入,提供四个有互斥低电平有效输出。 每个解码器包含一个低电平有效使能输入,可用作4输出解复用器的数据输入。 每半个AC/ACT139可用作函数生成器,提供两个变量的全部四个小项。 I降低了50% 多功能能力 两个完全独立的1:4解码器 低电平有互斥输出 24 mA输出源电流/灌电流 ACT139具有TTL兼容输入...

  信息AC/ACT138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个AC/ACT138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个AC/ACT138器件和一个反相器并行扩展至1:32解码器。 I降低了50% 解复用能力 多路输入使能,实现轻松扩展 低电平有互斥输出 24 mA输出源电流/灌电流 ACT138具有TTL兼容输入

  信息AC/ACT138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个AC/ACT138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个AC/ACT138器件和一个反相器并行扩展至1:32解码器。 I降低了50% 解复用能力 多路输入使能,实现轻松扩展 低电平有互斥输出 24 mA输出源电流/灌电流 ACT138具有TTL兼容输入

  信息AC/ACT139是一款高速双通道1:4解码器/解复用器。 该器件包含两个独立解码器,每个解码器接受两个输入,提供四个有互斥低电平有效输出。 每个解码器包含一个低电平有效使能输入,可用作4输出解复用器的数据输入。 每半个AC/ACT139可用作函数生成器,提供两个变量的全部四个小项。 I降低了50% 多功能能力 两个完全独立的1:4解码器 低电平有互斥输出 24 mA输出源电流/灌电流 ACT139具有TTL兼容输入...

  信息 MC14543B BCD-to-7段锁存器/解码器/驱动器设计用于液晶读出,并由互补MOS(CMOS)增强模式器件构成。该电路提供4位存储锁存器和8421 BCD至7段解码器和驱动器的功能。该器件能够反转输出组合的逻辑电平。相位(Ph),消隐(BI)和锁存禁用(LD)输入分别用于反转真值表相位,使显示空白并存储BCD码。对于液晶(LC)读数,方波被施加到电路的Ph输入和显示器的电共用背板。电路的输出直接连接到LC读出的段。对于其他类型的读数,如发光二极管(LED),白炽灯,气体放电和荧光读数,本数据表给出了连接图。 应用包括仪器(例如,计数器,DVM等)显示驱动器,计算机/计算器显示驱动器,驾驶舱显示驱动器以及各种时钟,手表和计时器用途。 代码的锁存器 消隐输入 所有非法输入组合的读数消隐 直接LED(共阳极或阴极)驱动能力 电源电压范围= 3.0 V至18 V 能够在额定温度范围内驱动两个低功率TTL负载,一个低功率肖特基TTL负载或两个HTL负载 引脚对引脚更换用于CD4056A(引脚7连接至V )。 芯片复杂性:207个FET或52个等效门 无铅封装可用 电路图、引脚图和封装图...

  信息 MC14514B和MC14515B是具有锁存输入的4至16线路解码器的两个输出选项。 MC14514B(输出有效高电平选项)在所选输出上显示逻辑“1”,而MC14515B(输出有效低电平选项)在所选输出上显示逻辑“0”。锁存器是R-S型触发器,其保持在选通脉冲从“1”到“0”之前呈现的最后输入数据。 4位锁存器/ 4至16线解码器的这些高和低选项由单通道结构中的N通道和P通道增强模式器件构成。锁存器是RS型触发器,数据在选通输入处入射,解码并在输出端呈现时被允许。这些互补电路主要用于低功耗和/或高噪声的解码应用需要免疫力。 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载 可提供无铅封装 电路图、引脚图和封装图...

  信息 MC14514B和MC14515B是具有锁存输入的4至16线路解码器的两个输出选项。 MC14514B(输出有效高电平选项)在所选输出上显示逻辑“1”,而MC14515B(输出有效低电平选项)在所选输出上显示逻辑“0”。锁存器是R-S型触发器,其保持在选通脉冲从“1”到“0”之前呈现的最后输入数据。 4位锁存器/ 4至16线解码器的这些高和低选项由单通道结构中的N通道和P通道增强模式器件构成。锁存器是RS型触发器,数据在选通输入处入射,解码并在输出端呈现时被允许。这些互补电路主要用于低功耗和/或高噪声的解码应用需要免疫力。 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载 可提供无铅封装 电路图、引脚图和封装图...

  本文档的详细介绍的是高性能FPGA的典型应用详细资料说明内容包括了:1.Altera的FPGA体系结....

  本文档的详细介绍的是FPGA设计有哪些良好的设计方法及误区内容包括了:1.FPGA的适用领域及选型,....

  4月18日消息,英特尔近日宣布收购了家领先的优化视频和视觉 FPGA IP解决方案提供商 Omnit....

  黑客攻击了微软客户支持门户网站,并获得使用微软Outlook服务注册的一些电子邮件账户的访问权限。

  “芝麻,芝麻,开门吧。”随着阿里巴巴一声咒语,山洞的大门应声打开,阿里巴巴发现洞里大量财宝和金币……....

  英特尔的Agilex FPGA发布 必将对当前的FPGA市场带来一波最强的冲击

  英特尔的10纳米FPGA终于来了。在四月刚刚结束的英特尔“以数据为中心创新日”中,曾经代号为Falc....

  华为宣布将FusionServer产品全线升级到FusionServer Pro智能服务器

  从2017年公开发布基于赛灵思FPGA的华为高性能加速服务器硬件平台开始,赛灵思和华为强强联手,充分....

  安路科技在上海推出第三代“小精灵”ELF3系列高性能、低功耗FPGA产品

  安路科技成立8年以来,总经理文余波进行了首次演讲。他表示,安路科技的初心是做好FPGA;使命是“搅局....

  多次听到英特尔宣讲自己转型成“数据为中心”,但你知道英特尔数据为中心的业务营收占比多少吗?

  传感器、加速计算、存储以及物联网、人工智能和工业4.0等等话题是当下半导体产业的关注焦点。日前,在第....

  千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性....

  和过去几代产品相比,AMD近期推出的产品给了英特尔更为激烈的竞争压力,这将帮助AMD逐步超越英特尔;

  无人机机载数据链设备的系统架构如图1 所示。首先,FPGA 通过EMIF 接收DSP 的高清压缩视频....

  液体密度是许多工业中的重要参数,它可以直接参与生产过程中的控制和决策,因此对液体密度进行快速而准确的....

  详细讲解单项交流异步马达工作原理,如何产生旋转的正圆气隙磁场,鼠笼式马达概念。详细讲解如何实现相位移....

  据报道,“狱中劳役”通常与体力活动相关,但是芬兰两所监狱内的服刑人员却在尝试一种新型劳役:归类数据,....

  研究人员首次将深度学习与贝叶斯假设检验结合,利用深度学习强化RNA可变剪接分析的准确性。

  今天,英特尔终于发布了与Altera进行深度整合之后全新FPGA产品家族——基于英特尔10nm制程的....

  上周三面世的第一张黑洞照片对人类来说是历史性的时刻。几十年来,黑洞的概念引得无数科学家和科幻爱好者着....

  在大脑科学研究的前沿,一只小鼠有1亿个左右的神经元,用35个高速摄像机同时拍,平均每秒采集数据21.....

  本规范描述了数据转换器和逻辑设备之间的串行接口。它包含规范性信息,使设计人员能够实现与本规范涵盖的其....

http://attack11.net/gailvbingxingsuanfa/27.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有